LA Modul 3 Percobaan 2

 Laporan Akhir Modul 3 Percobaan 2

[Menuju Akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Simulasi

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

Module D' Lorenzo, yang terdiri dari 

• Panel DL 2203D 
• Panel DL 2203C
• Panel DL 2203S

•     Jumper

3. Rangkaian Simulasi [Kembali]

Rangkaian Simulasi Percobaan 2A

Rangkaian Simulasi Percobaan 2B

4. Prinsip Kerja Rangkaian [Kembali]

• Asynchronus counter

1. Clock Input: Clock hanya diberikan pada flip-flop pertama (FF0).
2. Transisi Output: Output dari flip-flop pertama menjadi clock input untuk flip-flop kedua, output dari flip-flop kedua menjadi clock input untuk flip-flop ketiga, dan seterusnya.
3. Ripple Effect: Perubahan output pada flip-flop terjadi secara berurutan (ripple), dari flip-flop pertama hingga flip-flop terakhir, karena propagasi sinyal memerlukan waktu.
4. Kecepatan Operasi: Karena propagasi sinyal ini, kecepatan operasi terbatas. Ini membuat counter menjadi lebih lambat dibandingkan synchronous counter.

• Synchronus Counter

1. Clock Input: Clock diberikan secara bersamaan ke semua flip-flop.
2. Kontrol Perubahan Output: Kombinasi logika tambahan digunakan untuk memastikan bahwa semua flip-flop berubah status pada waktu yang tepat.
3. Kecepatan Operasi: Karena semua flip-flop bekerja secara serempak, counter ini lebih cepat dibandingkan asynchronous counter.

5. Video Simulasi [Kembali]

6. Analisa [Kembali]

1. Analisa kenapa output percobaan 2a mengcounter tidak beraturan ?

Jawab : 

Pada rangkaian percobaan 2a, input clock dari IC pertama (74LS90) tidak dihubungkan langsung ke sumber clock utama (U1). Sebaliknya, beberapa input reset (R0 dan R9) terhubung langsung ke tombol saklar (SW-SPDT). Hal ini menyebabkan ketidakpastian pada sinyal input reset. Jika tombol-tombol tersebut ditekan secara acak, kondisi reset akan aktif secara tidak beraturan, sehingga menghasilkan keluaran (Q0-Q3) yang tidak teratur. 

2. Analisa kenapa output percobaan 2b dapat mengcounter secara beraturan?

Jawab :

Pada rangkaian percobaan 2b, konfigurasi input clock dan reset lebih teratur. Input clock dari IC 74LS90 dan IC 7493 diatur sedemikian rupa agar setiap transisi clock (edge) mengikuti sinyal clock utama (U1). Reset tidak dikontrol secara manual melalui saklar tetapi tetap terhubung ke ground, sehingga mencegah noise atau gangguan eksternal. Akibatnya, counter dapat bekerja dengan pola yang teratur.

3. Analisa kenapa output pada percobaan 2b pada IC 74LS90 hanya bisa mengcounter sampai 9 ? 

Jawab :

IC 74LS90 adalah decade counter (counter desimal) yang dirancang untuk menghitung dari 0 hingga 9. Hal ini disebabkan oleh konfigurasi internal IC tersebut, yang secara otomatis mereset ketika mencapai hitungan ke-10 (binary 1010). Rangkaian internal mengatur output Q0-Q3 untuk mengikuti pola desimal (0-9) secara otomatis tanpa perlu pengaturan tambahan.

4. Analisa kenapa output pada percobaan 2b pada IC 7493  bisa mengcounter sampai 15 ?

Jawab :

IC 7493 adalah 4-bit binary counter, yang mampu menghitung dari 0 hingga 15 (binary 0000 sampai 1111). IC ini tidak memiliki mekanisme pembatas internal seperti 74LS90, sehingga hitungan terus berlanjut hingga mencapai kapasitas maksimalnya, yaitu 2⁴ = 16 kombinasi (0-15). Output Q0-Q3 pada IC ini secara langsung mencerminkan bilangan biner penuh tanpa reset otomatis pada hitungan tertentu.

7. Link Download [Kembali]

    

• Download datasheet 74LS90 klik disini
• Download datasheet 7493 Klik disini