LA Modul 3 Percobaan 1

 Laporan Akhir Modul 3 Percobaan 1

[Menuju Akhir]

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Simulasi

6. Analisa

7. Link Download

1. Jurnal [Kembali]

2. Alat dan Bahan [Kembali]

1. Panel DL 2203D 
2. Panel DL 2203C 
3. Panel DL 2203S 

4. Jumper

3. Rangkaian Simulasi [Kembali]

Rangkaian Simulasi 

4. Prinsip Kerja Rangkaian [Kembali]

Clock Input: Sinyal clock diberikan pada input CLK dari flip-flop pertama (U1). Clock ini akan memicu perubahan pada flip-flop, yang menyebabkan rangkaian bekerja sebagai counter.

Pengaturan Input J dan K: Dalam rangkaian ini, semua input J dan K diatur pada logika 1 (dengan SW1 dan SW2). Ini membuat setiap flip-flop bekerja dalam mode toggle, di mana outputnya akan berubah keadaan (0 menjadi 1 atau 1 menjadi 0) pada setiap sinyal clock.

Flip-Flop Berantai: Output dari setiap flip-flop terhubung ke clock flip-flop berikutnya. Artinya, setiap flip-flop hanya akan berganti kondisi setelah flip-flop sebelumnya mengalami perubahan. Ini adalah dasar dari counter biner berantai, yang menghasilkan perhitungan dalam biner.

Penghitungan Biner: Setiap flip-flop akan menghitung dalam bilangan biner, yang kemudian diterjemahkan menjadi nilai desimal pada 7-segment display.

5. Video Simulasi [Kembali]

6. Analisa [Kembali]

1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR nya dihubungkan ke ground ketika SR aktif low ?

Jawab : 

Flip-flop akan terus berada dalam kondisi Reset (Q = 0) karena input R selalu aktif. Dengan kata lain, flip-flop tidak akan bisa berfungsi sebagai bagian dari counter karena outputnya selalu 0.

2. Apa yang terjadi jika output Q bar masing" flip flop dihubungkan ke input clock flip flop selanjutnya ?

Jawab :

Jika $\bar{Q}$ digunakan sebagai clock input, efeknya adalah:

• Pola hitungan akan berubah karena clock flip-flop berikutnya akan dipicu oleh perubahan $\bar{Q}$, yang merupakan kebalikan dari $Q$.
• Dengan $\bar{Q}$, perubahan state flip-flop berikutnya akan terjadi saat $Q$ turun dari 1 ke 0, sehingga menghasilkan perubahan urutan timing dalam counter.
• Urutan biner pada output counter tetap valid, tetapi polaritas clock yang berbeda dapat mempengaruhi timing dan bentuk gelombang keluaran.

7. Link Download [Kembali]

    

• Download Rangkaian Simulasi klik disini
• Download datasheet 74LS112 Klik disini